

10 bit 串口控制的模数转换器

产品简述

MS1549是一个10位开关电容器、逐次逼近型的模数转换器。此芯片有2个数字输入端、1个三态输出口（包括片选端口(\overline{CS})、1个I/O CLOCK端口和1个数字输出端 (DATA OUT)），可以实现三总线接口到总控制器的串行口的数据传输。

MS1549 内部具有自动采样保持、可按比例量程校准转换范围、抗噪声干扰功能，而且开关电容设计使得满刻度时的总误差最大仅为 ± 1 LSB (4.8mV)，因此可广泛应用于模拟量和数字量的转换电路。



SOP8

主要特点

- 10位分辨率的A/D转换器
- 内部取样保持功能
- 总不可调误差最大为 ± 1 LSB
- 片内系统时钟
- 引脚兼容TLC549和TLV1549
- COMS 工艺


应用

- 传感器等模数转换

产品规格分类

产品	封装形式	丝印名称
MS1549	SOP8	MS1549


管脚图



管脚说明

管脚编号	管脚名称	管脚属性	管脚描述
1	REF+	I	正参考电压的值（通常接 VCC）接到 REF+ 引脚上。最大输入电压的范围是 REF+ 电压和 REF- 电压的差值。
2	ANALOG IN	I	模拟信号输入。电源阻抗应该小于 1kΩ。外部电源到该引脚的电流应大于 10mA
3	REF-	I	负参考电压的值（通常接地）接到 REF- 引脚上
4	GND	-	该引脚和内部电路的地相连，除非有特殊要求，所有的地都和该引脚相连
5	\overline{CS}	I	片选。 \overline{CS} 从高电平到低电平跳变可以复位内部计数器，并在一个最大的启动时间加上两个内部时钟的下降沿时间内，控制和使能 DATA OUT、I/O CLOCK。在一个启动时间加上两个内部时钟的下降沿时间内， \overline{CS} 从低电平到高电平可以禁止 I/O CLOCK
6	DATA OUT	O	当 \overline{CS} 为高时，AD 转换结果为高阻抗；当 \overline{CS} 为低时，AD 转换结果有效。在有效 \overline{CS} 下，该引脚输出值为上次转换结果的最高有效位(MSB)的数字量。在下一个时钟下降沿输出次高位数字量，以此顺序输出，直到第 9 个下降沿输出最低有效位(LSB)。在第 10 个时钟下降沿，该引脚被拉低以确保串行数据口传输超过 10 个时钟周期
7	I/O CLOCK	IO	输入/输出时钟口。该引脚作为串行时钟的输入口，有以下三个功能： (1) 在第三个时钟下降沿时，模拟输入电压开始给阵列电容充电，直到第10个时钟下降沿。 (2) 之前转换结果的9个剩余位随着该引脚在DATA OUT引脚上逐位输出。 (3) 在第10个时钟下降沿，该引脚可以控制转换结果传输到内部控制器
8	VCC	-	正电源电压

内部框图



极限参数

芯片使用中，任何超过极限参数的应用方式会对器件造成永久的损坏，芯片长时间处于极限工作状态可能会影响器件的可靠性。极限参数只是由一系列极端测试得出，并不代表芯片可以正常工作在此极限条件下。

参数	参数范围	单位
电源电压	-0.5 ~ 6.5	V
输入范围	-0.3V~ VCC+0.3	V
输出范围	-0.3 ~ VCC+0.3	V
正基准电压	VCC+0.1	V
负基准电压	-0.1	V
输入峰值电流	±20	mA
总的峰值电流	±30	mA
真空工作温度范围	0 ~ 70	°C
存储温度范围	-65 ~ 150	°C

电气参数

推荐工作条件

参数	符号	最小值	典型值	最大值	单位
电源电压	VCC	2.7	5	5.5	V
正参考电压	Vref+		VCC		V
负参考电压	Vref-		0		V
差分参考电压	Vref+ - Vref-	2.5	VCC	VCC+0.2	V
模拟输入电压		0		VCC	V
控制电压高电平 (VCC=2.7V 到 5.5V)		2			V
控制电压低电平 (VCC=2.7V 到 5.5V)				0.8	V
I/O CLOCK 时钟频率		0		2.1	MHz
建立时间, \overline{CS} 下降沿到 I/O CLOCK 上升沿时间	tsu (CS)	1.425			μ s
保持时间, \overline{CS} 上升沿到 I/O CLOCK 下降沿时间	th (CS)	0			ns
I/O CLOCK 高电平时间	twH (I/O)	190			ns
I/O CLOCK 低电平时间	twL (I/O)	190			ns
I/O CLOCK 电平跳变时间	tt (I/O)			1	μ s
\overline{CS} 跳变时间	tt (CS)			10	μ s
真空工作温度		0		70	$^{\circ}$ C

推荐工作条件下的电气参数

VCC=Vref+=2.7V 到 5.5V, I/O CLOCK 频率为 2.1MHz。所有典型值在 VCC=5V, TA=25 $^{\circ}$ C 下测量。


参数	测试条件	最小值	典型值	最大值	单位
VOH 输出高电平	VCC=2.7V, IOH=-1.6mA	2.4			V
	VCC=2.7V~5.5V, IOH=-20 μ A	VCC-0.1			
VOL 输出低电平	VCC=2.7V, IOL=-1.6mA			0.4	V
	VCC=2.7V~5.5V, IOH=20 μ A			0.1	
IOZ 高阻态输出电流	Vo=VCC, \overline{CS} 在 VCC			10	μ A
	Vo=0, \overline{CS} 在 VCC			-10	
IIH 高电平输入电流	VI=VCC		0.005	2.5	μ A
IIL 低电平输入电流	VI=0		-0.005	-2.5	μ A
ICC 工作电流	\overline{CS} 电压为 0		0.8	2.5	mA
模拟输入漏电流	VI=VCC			1	μ A
	VI=0			-1	μ A
输入 Vref+ 静态电流	Vref+=VCC, Vref-=0			10	μ A
Ci 输入电容	在采样周期		30	55	pF

推荐真空条件下的工作参数



参数	符号	测试条件	最小值	最大值	单位
EL 线性误差 (见注 2)				± 1	LSB
EZS 零刻度误差 (见注 3)		见注 1		± 1	LSB
EFS 满刻度误差 (见注 3)		见注 1		± 1	LSB
总不可调误差 (见注 4)				± 1	LSB
转换时间	tconv			21	μs
总的一周时间 (采样, 保持和转换)	tc			21+10 I/O CLOCK 周期 (见注 5)	μs
I/O CLOCK 下降沿后 DATA OUT 有效时间	tv	见下图	10		ns
I/O CLOCK 下降沿到有效 DATA OUT 延迟时间	td	见下图		240	ns
$\overline{\text{CS}}$ 下降沿到 DATA OUT 的使能时间	tPZH, tPZL	见下图		1.3	μs
$\overline{\text{CS}}$ 上升沿到 DATA OUT 的关断时间	tPHZ, tPLZ	见下图		180	ns
数据总线上升沿时间	tr(bus)	见下图		300	ns
数据总线下降沿时间	tf(bus)	见下图		300	ns
第十个 I/O CLOCK 下降沿到 $\overline{\text{CS}}$ 下降沿的延时 (见注 6)	td(I/O- $\overline{\text{CS}}$)			9	μs

注:

- 模拟输入电压高于 REF+ 时, 转换输出全 1; 模拟输入电压低于 REF- 时, 转换输出全 0。MS1549 输入电压范围可低至 1V ($V_{\text{ref}+} - V_{\text{ref}-}$), 此时推荐的电气参数不再适用。
- 线性误差指实际转换输出偏移最佳输入输出特性直线。
- 零刻度误差指的是, 零输入时的输出和全 0 之间的偏差。满刻度误差指的是, 满幅输入时的输出和全 1 之间的偏差。
- 总不可调误差由线性、零刻度和满刻度误差组成。
- I/O CLOCK 周期=1/(I/O CLOCK 频率), 采样从第三个 I/O CLOCK 下降沿开始, 持续 7 个 I/O CLOCK 周期, 在第十个 I/O CLOCK 下降沿结束。
- 只有当跳变后, 电平保持一个最小建立时间加上两个内部时钟下降沿时间的和之后, $\overline{\text{CS}}$ 的跳变才会有效。



DATA OUT 到 Hi-Z 电压波形

 $\overline{\text{CS}}$ 到 I/O CLOCK 电压波形

I/O CLOCK 和 DATA OUT 电压波形

功能描述

当 \overline{CS} 为高电平时，I/O CLOCK为初始禁止状态、DATA OUT为高阻抗状态。当串口将 \overline{CS} 拉低后，随着CLOCK和DATA OUT的使能开始转换数据。然后，串口开始提供一个顺序时钟，同时接收DATA OUT上次的转换结果。通过串口设置CLOCK口10-16个时钟周期，在第一次的10个时钟周期内完成模拟信号的取样。

MS1549有6个基本的串口时间模式。这些模式取决于时钟的速度和对 \overline{CS} 的操作，这些模式包括：

模式1：（快速模式）10个时钟周期的转换时间并且 \overline{CS} 为高。

模式2：（快速模式）10个时钟周期的转换时间并且 \overline{CS} 为低。

模式3：（快速模式）11~16个时钟周期的转换时间并且 \overline{CS} 为高。

模式4：（快速模式）16个时钟周期的转换并且 \overline{CS} 为低。

模式5：（慢速模式）11~16个时钟周期的转换并且 \overline{CS} 为高。

模式6：（慢速模式）16个时钟周期的转换并且 \overline{CS} 为低。

在模式1、模式3、模式5中，且在 \overline{CS} 下降沿后，DATA OUT引脚开始输出转换完成的最高有效位。

在模式2和模式4中，在第10个时钟下降沿后的21 μ s内，DATA OUT引脚开始输出转换完成的最高有效位。

在模式6中，第16个时钟周期的下降沿后，DATA OUT引脚开始输出转换完成的最高有效位。在随后的9个时钟下降沿中，9个剩余位逐位输出。时钟脉冲的数目取决于选择的操作模式，但是为了开始转换，最少需要10个时钟脉冲。如果超过10个时钟脉冲，在第10个时钟的下降沿，内部逻辑将DATA OUT拉低，以确保剩余位清零。


在下一次的转换开始之前，第10个时钟下降沿之后，所有的这些模式都要延时最少21 μ s。在串行数据传输时， \overline{CS} 必须拉低以确保使能I/O CLOCK。在模式1、3、5下进行数据传输的时候， \overline{CS} 状态被锁存。只有在跳变后的电平维持至少1.425 μ s， \overline{CS} 的跳变才会被认为有效。在模式3、4、5、6下，如果传输时间超过10个周期，那么第11个时钟上升沿必须出现在第10个时钟下降的9.5 μ s内，否则主机串口可能会不同步， \overline{CS} 会跳变以恢复正确的操作模式。

快速模式

在快速模式下，MS1549的串行时钟传输会在第10个时钟下降沿后21 μ s内完成。在一个10个时钟周期的串行传输中，只能运行快速模式。


模式1：快速模式，在数据传输之间 \overline{CS} 为高电平，10个时钟传输周期。

在这个模式下，每次连续数据传输都是10个时钟周期，在这之间， \overline{CS} 变为高电平。 \overline{CS} 下降沿开始时，DATA OUT脱离高阻态； \overline{CS} 上升沿结束时，在指定时间内DATA OUT回到高阻态。同时， \overline{CS} 上升沿禁止I/O CLOCK引脚需要一个启动时间加上两个内部系统时钟的下降沿时间。时序见下图：




模式2: 快速模式, 在数据传输之间 \overline{CS} 一直为低电平, 10个时钟传输周期。

在这个模式下, 在每次传输10个时钟周期之间, \overline{CS} 一直为低电平。在初始化转换周期后, \overline{CS} 保持低电平以确保随后的转换, 在第10个下降沿的21 μ s内, DATA OUT输出上次转换结果的MSB。时序见下图:



模式3: 快速模式, 在数据传输之间 \overline{CS} 为高电平, 11~16个时钟传输周期。


在这个模式下, 每次传输时间可以是11~16个时钟周期, 在这期间, \overline{CS} 为高。在 \overline{CS} 下降沿开始时, DATA OUT脱离高阻态, 在 \overline{CS} 上升沿结束时, 指定时间内DATA OUT回到高阻态。同时, \overline{CS} 上升沿禁止I/O CLOCK引脚需要一个启动时间加上两个内部系统时钟的下降沿时间。时序见下图:



模式4：快速模式，在数据传输之间 \overline{CS} 为低电平，16个时钟传输周期。

在这个模式下，在每次传输16个时钟周期之间， \overline{CS} 一直为低电平。在初始化转换周期后， \overline{CS} 保持低电平以确保随后的转换，在第10个下降沿的21 μ s内，DATA OUT输出上次转换结果的MSB。时序见

下图：




慢速模式

在慢速模式下，第10个时钟下降沿后的21 μ s内完成串行时钟数据传输。


模式5：慢速模式，在数据传输之间 \overline{CS} 为高电平，11~16个时钟传输周期。

在这个模式下，每次传输时间可以是11~16个时钟周期，在这期间， \overline{CS} 为高。在 \overline{CS} 下降沿开始时，DATA OUT脱离高阻态，在 \overline{CS} 上升沿结束时，指定时间内DATA OUT回到高阻态。同时， \overline{CS} 上升沿禁止I/O CLOCK引脚需要一个启动时间加上两个内部系统时钟的下降沿时间。时序见下图：



模式6：慢速模式，在数据传输之间 \overline{CS} 一直为低电平，16个时钟传输周期。

这个模式下，在每次传输16个时钟周期之间， \overline{CS} 一直为低电平。在初始化转换周期后， \overline{CS} 保持低电平以确保随后的转换。在第16个时钟下降沿结束后，通过将DATA OUT脱离低电平状态，开始新的新的转换周期，允许在DATA OUT脚输出上次转换的MSB。然后串口准备初始化为下一个16个时钟周期的转换。时序见下图：



模式6, 16个时钟传输周期(数据传输之间, \overline{CS} 为低电平, 21 μ s后完成)

注:


1. 为了减少 \overline{CS} 噪声引起的误差, 在 \overline{CS} 下降沿后, 内部电路需要等待一个启动时间加上两个内部系统时钟的下降沿时间, 然后再对 I/O CLOCK 做出响应。直到 \overline{CS} 的最小建立时间之后, 才能输出数据。
2. \overline{CS} 上升沿禁止 I/O CLOCK 引脚需要一个启动时间加上两个内部系统时钟的下降沿时间。
3. 第一个 I/O CLOCK 必须出现在上次转换的结尾。

模拟输入采样

在第3个时钟下降沿后开始模拟输入采样, 采样持续7个时钟周期。采样的值在第10个时钟下降沿被保持。

转换器和模拟输入

对于连续逐次逼近型的模数转换器 MS1549, CMOS 门限检测器通过检测一系列电容的充电电压, 来决定 A/D 转换后的每一位数字量。在转换过程的第一阶段, 模拟输入量同时关闭 SC 和 ST 进行充电采样, 这一过程使所有电容的充电电压之和达到模数转换器的输入电压。在转换过程的第二阶段, 打开所有 SC 和 ST, CMOS 门限检测器通过识别每一个电容电压以确定每一位, 使其接近参考电压。在这个过程中, 逐一检测 10 个电容, 直到确定转换的十位数字量。在转换的第一步, 门限检测器检测第一个电容 (weight=512), 该电容节点 512 切向 REF+ 上, 所有其他电容的相同节点处按顺序切向 REF- 上。如果总节点的电压大于门限检测器那点的电压 (接近于 VCC 的一半), 位“0”被送至输出寄存器, 然后节点 512 切换到 REF- 上; 如果总节点的电压小于门限检测器那点的电压, 位“1”被送至输出寄存器, 通过剩下的逐次逼近的过程, 512-weight 的电容仍连接在 REF+ 上。对于 256-weight 的电容和 128-weight 的电容也要通过连续逐次逼近型的重复操作, 直到确定从高位 (MSB) 到低位 (LSB) 的所有数字量, 即为初始的模拟电压数字量。




片选操作

\overline{CS} 的边缘跳变可以开启所有的模式操作，也能中止任何模式的转换。在指定时间内， \overline{CS} 从高到低跳变，器件回到初始状态（输出寄存器仍然保留上次转换的结果），要注意，在转换快结束的时候，拉低 \overline{CS} 可能会丢失数据。

参考电压输入


MS1549 有两个参考电压，分别是 REF+，REF-。这两个电压值分别设定模拟输入电压上限和下限。模拟输入电压不能超过电源电压，也不能小于 GND 的电压。当输入信号大于或等于 REF+，则数字输出为满量程；当输入信号小于或等于 REF-，则数字输出为 0。

典型应用图



封装外形图

SOP8



符号	尺寸（毫米）		尺寸（英寸）	
	最小	最大	最小	最大
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
c	0.170	0.250	0.006	0.010
D	4.700	5.100	0.185	0.200
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
e	1.27(BSC)		0.050(BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

印章与包装规范

1. 印章内容介绍



产品型号：MS1549

生产批号：XXXXXXX

2. 印章规范要求

采用激光打印，整体居中且采用 Arial 字体。

3. 包装规范说明

型号	封装形式	只/卷	卷/盒	只/盒	盒/箱	只/箱
MS1549	SOP8	2500	1	2500	8	20000

声明

- 瑞盟保留说明书的更改权，恕不另行通知！客户在下单前应获取最新版本资料，并验证相关信息是否完整。
- 在使用瑞盟产品进行系统设计和整机制造时，买方有责任遵守安全标准并采取相应的安全措施，以避免潜在失败风险可能造成的人身伤害或财产损失！
- 产品提升永无止境，本公司将竭诚为客户提供更优秀的产品！



MOS电路操作注意事项

静电在很多地方都会产生，采取下面的预防措施，可以有效防止 MOS 电路由于受静电放电的影响而引起的损坏：

- 1、操作人员要通过防静电腕带接地。
- 2、设备外壳必须接地。
- 3、装配过程中使用的工具必须接地。
- 4、必须采用导体包装或抗静电材料包装或运输。



+86-571-89966911



杭州市滨江区伟业路 1 号
高新软件园 9 号楼 701 室



[http:// www.relmon.com](http://www.relmon.com)